Sollicitatievraag bij Xilinx

FSM question and System Verilog code for it